Ikki qavatli elektron platani loyihalash ko'nikmalari [teglar]

Ushbu bobda, asosan, ikki qavatli elektron plata sxemalarini loyihalash qoidalarini tekshirish (DRC) tizimi usuli haqida tushuntiriladi. PCB dizayni elektron diagramma yaratish vositasi tomonidan olingandan so'ng, DRC tenglikni loyihalash qoidalarini buzadigan har qanday nosozliklarni topish uchun ishga tushirilishi mumkin. Ushbu operatsiyalar keyingi ishlov berish boshlanishidan oldin bajarilishi kerak va ishlab chiqish sxemasini yaratish vositasini ishlab chiquvchi ko'pchilik PCB dizaynerlariga DRC asbobini osongina o'zlashtirishni ta'minlashi kerak. O'zingizning PCB dizayn qoidalarini tekshirgichni yozish juda ko'p afzalliklarga ega. PCB dizayni tekshirgichi unchalik oddiy bo'lmasa-da, unga erishib bo'lmaydi, chunki mavjud dasturlash yoki skript tillari bilan tanish bo'lgan har qanday PCB dizayneri PCB dizayni tekshirgichiga to'liq qodir. Mehnatning foydasi beqiyos. Bozorda sotiladigan umumiy maqsadli asboblar ko'pincha PCB dizayn ehtiyojlarini qondirish uchun etarli moslashuvchanlikka ega emas. Shu sababli, mijoz DRC vositasini ishlab chiquvchiga yangi xususiyat talablarini aks ettirishi kerak va bu odatda ma'lum miqdorda pul va vaqtni talab qiladi, ayniqsa talablar doimiy ravishda yangilanganda. Yaxshiyamki, ko'pchilik asbob ishlab chiquvchilari mijozlarga o'ziga xos ehtiyojlarni qondirish uchun o'zlarining DRClarini yozishning qulay usulini taqdim etishlari mumkin. Biroq, bu kuchli vosita hali keng tan olinmagan va foydalanilmagan. Ushbu maqola maksimal foyda olish uchun DRC vositalaridan foydalanish bo'yicha amaliy qo'llanmani taqdim etadi. DRC har bir belgi, har bir pin, har bir tarmoq va har bir atributni o'z ichiga olgan PCB dizaynining butun elektron diagrammasidan o'tishi kerakligi sababli, agar kerak bo'lsa, cheksiz miqdordagi "biriktirilgan" fayllar yaratilishi mumkin. 4-bo'limda ta'riflanganidek.0, DRC PCB dizayn qoidalarini buzadigan har qanday kichik og'ishlarni ko'rsatishi mumkin. Misol uchun, biriktirilgan fayllardan biri PCB dizaynida ishlatiladigan barcha ajratuvchi kondansatkichlarni o'z ichiga olishi mumkin. Kondensatorlar soni kutilgan qiymatdan past yoki yuqori bo'lsa, elektr uzatish liniyasi dv / dt muammosi yuzaga kelishi mumkin bo'lgan qizil belgi belgilanadi. Ushbu yordamchi fayllar kerak bo'lishi mumkin, ammo hech qanday tijorat DRC vositasi bu fayllarni yaratishi shart emas. DRC ning yana bir afzalligi shundaki, uni yangi PCB dizayn xususiyatlariga (masalan, PCB dizayn qoidalariga ta'sir qilishi mumkin bo'lganlar) qondirish uchun yangilash oson. Bundan tashqari, ushbu sohada etarli tajribaga ega bo'lganingizdan so'ng, boshqa ko'plab funktsiyalarga erishish mumkin. Misol uchun, agar siz o'zingizning DRC-ni yozishingiz mumkin bo'lsa, siz o'zingizning materiallar ro'yxatini (BOM) yaratish vositasini yozishingiz mumkin, shunda siz foydalanuvchining muayyan ehtiyojlarini yaxshiroq hal qila olasiz, masalan, qurilmaning "qo'shimcha uskunasini" qanday olish mumkin. elektron diagramma ma'lumotlar bazasining bir qismi emas (masalan, rozetka, issiqlik batareyasi yoki tornavida). Yoki PCB dizaynerlari o'zlarining Verilog netlist analizatorlarini yozishlari mumkin, ular PCB dizayn muhitida etarlicha moslashuvchanlikka ega, masalan, Verilog modellarini yoki muayyan qurilmalar uchun mos vaqt fayllarini qanday olish mumkin. Darhaqiqat, DRC butun PCB dizayni sxemasini kesib o'tganligi sababli, barcha tegishli ma'lumotlar tenglikni dizaynining Verilog netlist tahlili uchun simulyatsiya va/yoki BOMni chiqarish uchun to'planishi mumkin.

Ikki qavatli elektron platani loyihalash qobiliyatlari

Hech qanday dastur kodini ko'rsatmasdan bu mavzularni muhokama qilish biroz uzoqroq. Shuning uchun biz misol sifatida elektron diagramma olish vositasini olamiz. Ushbu maqola Mentor Graphics tomonidan ishlab chiqilgan, PADS-Designer mahsulot qatoriga biriktirilgan ViewDraw vositasidan foydalanadi. Bundan tashqari, biz ViewBase vositasini ham qabul qildik, bu soddalashtirilgan C muntazam kutubxonasi bo'lib, uni chaqirish va ViewDraw ma'lumotlar bazasiga kirish va boshqarish mumkin. ViewBase vositalaridan foydalangan holda, PCB dizaynerlari ViewDraw uchun to'liq va samarali DRC vositalarini yozish uchun C/C tilidan osongina foydalanishlari mumkin. Shuni ta'kidlash kerakki, bu erda muhokama qilingan asosiy tamoyillar boshqa tenglikni o'chirish diagramma vositalariga teng darajada qo'llaniladi. O'chirish diagrammasi ma'lumotlar bazasiga qo'shimcha ravishda, DRC, shuningdek, qonuniy quvvat tarmog'i nomi bilan quvvat tekisligiga avtomatik ulanish kabi muayyan vaziyatlarni tavsiflashi mumkin bo'lgan ba'zi kirish fayllariga muhtoj. Misol uchun, agar elektr tarmog'i POWER deb nomlangan bo'lsa, quvvat tekisligi orqa tomonli qadoqlash moslamasi (agar ViewDrawpcbfwd uchun mavjud bo'lsa) yordamida avtomatik ravishda quvvat tekisligiga ulanadi. Quyida kirish fayllari roʻyxati keltirilgan, bu fayllar DRC avtomatik ravishda topib, oʻqishi, soʻngra ish vaqtida DRCda maʼlumotlarni saqlashi uchun belgilangan global joyga joylashtirilishi kerak. Ba'zi belgilarda tashqi quvvat simi pinlari bo'lishi kerak, chunki bu belgilar an'anaviy quvvat shnuri qatlamiga ulanmagan. Masalan, ECL qurilmasining VCC pinli VCC yoki GROUND ga ulangan; uning VEE pinini GROUND yoki -5.0V tekislikka ulash mumkin. Bunga qo'shimcha ravishda, elektr tarmog'ining pinlari ham elektr liniyasi qatlamiga etib bormasdan oldin filtrga ulanishi mumkin. Quvvat liniyasi pin odatda qurilma belgisiga ulanmagan. Aksincha, belgining atributi (bu erda SIGNAL deb ataladi) qaysi pin quvvat pinini yoki yer pinini tasvirlaydi va pin tarmoq nomiga ulanishi kerakligini tavsiflaydi. SIGNAL=VCC:10, SIGNAL=GROUND:20 DRC ushbu atributni o‘qiy oladi va tarmoq nomi qonuniy_pwr_tarmoq{{11}da saqlanganligiga ishonch hosil qiladi. }} nomli fayl. Agar yuridik{12}}pwr{13}}net_nomida tarmoq nomi bo‘lmasa, quvvat pinini quvvat tekisligiga ulanmaydi va bu muammo haqiqatdan ham juda jiddiy.